Reducción de defectos de Discordancía CTE en reflujo de chip Flip

US Tech - Mayo 2019 - En este artículo Thomas Tong y sus co-autores explican el uso de la TrueFlat tecnología del horno de reflujo para mantener los sustratos muy finos planos durante el reflujo. Esta es una consideración importante para los procesos de "flip chip" donde la falta de coincidencia del CTE es un desafío inherente al proceso.

Type: <i class="fa fa-file-pdf-o" aria-hidden="true"></i> application/pdf

Size: <i class="fa fa-download" aria-hidden="true"></i> 418.86 KB

Más información sobre la planitud del sustrato durante el reflujo

Este artículo ofrece una visión general de la necesidad y el uso de técnicas de planitud para reducir la flexión durante el procesamiento térmico de sustratos muy finos. Específicamente, esta aplicación cubre el reflujo de virutas usando un horno de PyramaxTrueFlatreflujo. Los autores también destacan el enfriamiento controlado y los efectos de la uniformidad de la succión en la uniformidad térmica.